Find your next tech and IT Job or contract Application-specific integrated circuit (ASIC)

2 results
Premium Job
Contractor

Contractor jobIngénieur(e) Vérification Digitale (DV) – Projet spatial – 100 % remote – Freelance / Portage

Human Job
Published on
Application-specific integrated circuit (ASIC)
FPGA (Field-Programmable Gate Array)
Python

1 year
400-450 €
France
Pour l'un de nos clients, nous recherchons 10 ingénieur(e)s en vérification digitale (Design Verification) pour renforcer un projet de conception de circuits destinés au spatial. Votre mission Vérifier des designs au niveau IP et Top, à partir des spécifications du client Rédiger ou compléter le plan de vérification Développer et exécuter les tests dans le flot de vérification du client, basé sur Python et hébergé sur ses serveurs Analyser les résultats, débugger et suivre la couverture Profil recherché Expérience confirmée en vérification digitale (DV) Maîtrise de SystemVerilog (UVM apprécié) Bonne connaissance du protocole AMBA AXI Pratique du simulateur Questa Python pour l'automatisation et les flots de vérification Grande autonomie : vous êtes capable de mener la vérification de bout en bout sans supervision quotidienne Français et anglais professionnels Conditions 100 % télétravail Mission longue, renouvellement possible Freelance ou portage salarial Intéressé(e) ? Envoyez-moi votre CV en message privé ou postulez directement. N'hésitez pas à partager autour de vous ! #Verification #DesignVerification #SystemVerilog #UVM #ASIC #FPGA #Spatial #Freelance #Remote ENGLISH VERSION Digital Verification Engineer (DV) – Space Project – 100% Remote – Freelance / Umbrella company (portage salarial) On behalf of one of our clients, we are looking for 10 Design Verification (DV) Engineers to join a chip design project for the space industry. Your mission Verify designs at IP and Top level, based on the client's specifications Write or complete the verification plan Develop and run tests within the client's custom Python-based verification flow, hosted on their servers Analyze results, debug and track coverage Your profile Proven experience in Design Verification Strong SystemVerilog skills (UVM is a plus) Good knowledge of the AMBA AXI protocol Hands-on experience with the Questa simulator Python for automation and verification flows High autonomy: able to drive verification end-to-end without daily supervision Professional French and English Conditions 100% remote Long-term assignment, extension possible Freelance or umbrella company (portage salarial) Interested? Send me your resume by private message or apply directly. Feel free to share with your network! #Verification #DesignVerification #SystemVerilog #UVM #ASIC #FPGA #Space #Freelance #Remote
View this job

Connecting Tech-Talent

Free-Work, THE platform for all IT professionals.

Free-workers
Resources
About
Recruiters area
2026 © Free-Work / AGSI SAS
Follow us